IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yasushi SHIZUKI		GAU:	
SERIAL NO: NEW APPLICATION		EXAMINER:	
FILED:	HEREWITH		
FOR:	SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE WITH DIFFERENTIAL OUTPUT DRIVER CIRCUIT, AND SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE		
	REQUEST FOR PRICE	ORITY	
	ONER FOR PATENTS RIA, VIRGINIA 22313		
SIR:			
	efit of the filing date of U.S. Application Serial Number ns of 35 U.S.C. §120.	, filed	, is claimed pursuant to the
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): Application No. Date Filed			
	nts claim any right to priority from any earlier filed applications of 35 U.S.C. §119, as noted below.	ations to which	they may be entitled pursuant to
In the matter	of the above-identified application for patent, notice is he	ereby given that	t the applicants claim as priority:
COUNTRY Japan	APPLICATION NUMBER 2003-121631		NTH/DAY/YEAR il 25, 2003
Certified cop	pies of the corresponding Convention Application(s)		
are submitted herewith			
☐ will be submitted prior to payment of the Final Fee			
☐ were filed in prior application Serial No. filed			
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.			
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and			
☐ (B) Application Serial No.(s)			
☐ are submitted herewith			
	will be submitted prior to payment of the Final Fee		
Respectfully Sub			
		Respectfully S	Submitted,
		OBLON, SPI	VAK, McCLELLAND, EUSTADT, P.C.
		OBLON, SPI	VAK, McCLELLAND,
		OBLON, SPI MAIER & NE	vak, McClelland, Eustadt, p.C. D/MN/MGzUU
225		OBLON, SPI	VAK, McCLELLAND, EUSTADT, P.C. J.MMMGzULL vak

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) C. Irvin McClelland Registration Number 21,124



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月25日

出 願 番 号

Application Number:

特願2003-121631

[ST.10/C]:

[JP2003-121631]

出 願 人 Applicant(s):

株式会社東芝

2003年 5月23日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 A000204447

【提出日】 平成15年 4月25日

【あて先】 特許庁長官 殿

【国際特許分類】 H03K 5/151

H01L 27/00

【発明の名称】 半導体集積回路装置及び半導体集積回路装置を用いたシ

ステム

【請求項の数】 28

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 志津木 康

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 (100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路装置及び半導体集積回路装置を用いたシス

テム

【特許請求の範囲】

【請求項1】 集積回路が形成されたチップと、

前記集積回路で生成された差動ペア信号を外部へ出力する差動出力ドライバ回路と、

前記差動出力ドライバ回路から出力される差動ペア信号が伝送される第1,第 2の信号線路と、

前記チップ中に、前記第1,第2の信号線路の少なくとも一方に接続して設けられ、前記第1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように遅延する能動素子を有し、前記第1,第2の信号線路の線路長差による信号遅延時間を補償するように構成された遅延部と

を具備することを特徴とする半導体集積回路装置。

【請求項2】 前記遅延部は、一方の電極が前記第1,第2の信号線路のうち線路長の短い方に接続されたキャパシタンス素子を含み、前記キャパシタンス素子は、MOS (Metal-Oxide-Semiconductor) ゲート容量を用いたキャパシタンス素子であることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項3】 前記遅延部は、遅延時間が可変であることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項4】 前記遅延部は、複数のキャパシタンス素子と、前記第1,第2の信号線路のうち線路長の短い方と前記複数のキャパシタンス素子の一方の電極との間に設けられ、前記複数のキャパシタンス素子の一方の電極に選択的に電位を与える制御回路とを備えることを特徴とする請求項3に記載の半導体集積回路装置。

【請求項5】 前記遅延部は、複数のキャパシタンス素子と、前記複数のキャパシタンス素子の各々の一方の電極と前記第1,第2の信号線路のうち線路長の短い方との間にそれぞれ接続される複数のスイッチ素子と、前記複数のスイッチ素子を選択的にオン/オフ制御する制御回路とを備えることを特徴とする請求

項3に記載の半導体集積回路装置。

【請求項6】 前記遅延部は、各々の一方の電極が前記第1,第2の信号線路のうち線路長の短い方に接続された複数のキャパシタンス素子と、前記複数のキャパシタンス素子の他方の電極に選択的に電位を与える制御回路とを備えることを特徴とする請求項3に記載の半導体集積回路装置。

【請求項7】 集積回路が形成されたチップと、

前記集積回路で生成された差動ペア信号を外部へ出力する差動出力ドライバ回 路と、

前記差動出力ドライバ回路から出力される差動ペア信号が伝送される第1,第 2の信号線路と、

前記チップ中に、前記集積回路から前記差動出力ドライバ回路へ前記差動ペア信号を伝送する第3,第4の信号線路の少なくとも一方に接続して設けられ、前記第1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように前記差動ペア信号の少なくとも一方を遅延する能動素子を有し、前記第1,第2の信号線路の線路長差による信号遅延時間を補償するように構成された遅延部とを具備することを特徴とする半導体集積回路装置。

【請求項8】 前記遅延部は、前記第3,第4の信号線路において前記第1,第2の信号線路のうち線路長の短い方に対応する方に一方の電極が接続されるキャパシタンス素子を含み、前記キャパシタンス素子は、MOS (Metal-Oxide-Semiconductor)ゲート容量を用いたキャパシタンス素子であることを特徴とする請求項7に記載の半導体集積回路装置。

【請求項9】 前記遅延部は、遅延時間が可変であることを特徴とする請求項7に記載の半導体集積回路装置。

【請求項10】 前記遅延部は、複数のキャパシタンス素子と、前記第3, 第4の信号線路において前記第1,第2の信号線路のうち線路長の短い方に対応 する方と前記複数のキャパシタンス素子の一方の電極との間に設けられ、前記複 数のキャパシタンス素子の一方の電極に選択的に電位を与える制御回路とを備え ることを特徴とする請求項9に記載の半導体集積回路装置。

【請求項11】 前記遅延部は、複数のキャパシタンス素子と、前記複数の

キャパシタンス素子の各々の一方の電極と前記第3,第4の信号線路において前記第1,第2の信号線路のうち線路長の短い方に対応する方との間にそれぞれ接続される複数のスイッチ素子と、前記複数のスイッチ素子を選択的にオン/オフ制御する制御回路とを備えることを特徴とする請求項9に記載の半導体集積回路装置。

【請求項12】 前記遅延部は、各々の一方の電極が前記第3,第4の信号 線路において前記第1,第2の信号線路のうち線路長の短い方に対応する方に接 続された複数のキャパシタンス素子と、前記複数のキャパシタンス素子の他方の 電極に選択的に電位を与える制御回路とを備えることを特徴とする請求項9に記 載の半導体集積回路装置。

【請求項13】 前記遅延部は、前記集積回路から前記第3,第4の信号線路を伝送される前記差動ペア信号が入力される第1,第2のフリップフロップ回路と、前記第1,第2のフリップフロップ回路に異なる位相のクロック信号を与える制御回路とを含むことを特徴とする請求項9に記載の半導体集積回路装置。

【請求項14】 前記チップ中に設けられ、少なくとも入出力の一方がインピーダンス整合終端していない入出力回路を更に具備することを特徴とする請求項1万至13いずれか1つの項に記載の半導体集積回路装置。

【請求項15】 前記チップ中に設けられ、前記第1の信号経路を伝達される差動ペア信号の一方の反転信号と、前記第2の信号経路を伝達される差動ペア信号の他方とが入力される受信回路と、前記受信回路の出力信号と制御信号とが入力され、選択した信号を前記制御回路に供給する信号選択回路と、前記信号選択回路に切り替え信号を供給する切替信号発生器とを備えることを特徴とする請求項4,5,6,10,11,12及び13いずれか1つの項に記載の半導体集積回路装置。

【請求項16】 前記制御回路を制御し、差動ペア信号のアンバランスに対するマージンを検査するテスト部を更に具備することを特徴とする請求項4,5,6,10,11,12,13及び15いずれか1つの項に記載の半導体集積回路装置。

【請求項17】 前記テスト部は、前記チップ中に設けられ、テスト信号を

生成して前記制御回路に供給するテスト信号生成回路を含むことを特徴とする請求項16に記載の半導体集積回路装置。

【請求項18】 前記テスト部は、前記第1,第2の信号線路に接続され、 差動ペア信号の正誤を判断し、遅延量のマージンを検査するテスタを含むことを 特徴とする請求項16または17に記載の半導体集積回路装置。

【請求項19】 チップ内で生成された差動ペア信号を第1,第2の信号線路を介して外部に出力する差動出力ドライバ回路を備える半導体集積回路装置と

前記半導体集積回路装置から前記第1,第2の信号線路を介して出力された差動ペア信号を受信する第1の受信部と、

前記第1の受信部で受信した差動ペア信号の信号処理を行って前記差動ペア信号のアンバランスを補正するための補正データを生成する信号処理部と、

前記信号処理部で生成した補正データを前記半導体集積回路装置に送信する送 信部と、

前記半導体集積回路装置中に設けられ、前記送信部から送信された補正データ を受信する第2の受信部と、

前記第2の受信部で受信した補正データに基づいて遅延時間が変化し、前記第 1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように遅延す る能動素子を有し、前記第1,第2の信号線路の線路長差による信号遅延時間を 補償するように構成された遅延部と

を具備することを特徴とする半導体集積回路装置を用いたシステム。

【請求項20】 前記遅延部を制御し、前記差動ペア信号のアンバランスに対するマージンを検査するテスト部を更に具備することを特徴とする請求項19 に記載の半導体集積回路装置を用いたシステム。

【請求項21】 前記テスト部は、前記チップ中に設けられ、テスト信号を 生成して前記制御回路に供給するテスト信号生成回路を含むことを特徴とする請 求項20に記載の半導体集積回路装置を用いたシステム。

【請求項22】 前記テスト部は、前記第1,第2の信号線路に接続され、 差動ペア信号の正誤を判断し、遅延量のマージンを検査するテスタを含むことを 特徴とする請求項20または21に記載の半導体集積回路装置を用いたシステム

【請求項23】 前記遅延部は、前記第1,第2の信号線路の少なくとも一方に設けられることを特徴とする請求項19乃至22いずれか1つの項に記載の半導体集積回路装置を用いたシステム。

【請求項24】 前記遅延部は、前記差動出力ドライバ回路に差動ペア信号を供給する内部回路における第3,第4の信号線路の少なくとも一方に設けられることを特徴とする請求項19乃至22いずれか1つの項に記載の半導体集積回路装置を用いたシステム。

【請求項25】 前記遅延部は、第1,第2のフリップフロップ回路と、前記第1,第2のフリップフロップ回路に異なる位相のクロック信号を与える制御回路とを備え、前記第2の受信部で受信した補正データに基づいて前記制御回路を制御することを特徴とする請求項19乃至24いずれか1つの項に記載の半導体集積回路装置を用いたシステム。

【請求項26】 前記遅延部は、複数のキャパシタンス素子と、前記複数のキャパシタンス素子を選択して遅延時間を制御する制御回路とを備え、前記第2の受信部で受信した補正データに基づいて前記制御回路を制御することを特徴とする請求項19乃至24いずれか1つの項に記載の半導体集積回路装置を用いたシステム。

【請求項27】 前記第2の受信部は、前記送信部から出力された補正データを受信する受信回路と、前記受信回路で受信した補正データと制御信号とが入力され、一方を選択して前記制御回路に供給する信号選択回路と、前記信号選択回路に切り替え信号を供給して選択を制御する切替信号発生器とを備えることを特徴とする請求項25または26に記載の半導体集積回路装置を用いたシステム

【請求項28】 前記受信回路は、前記送信部から出力され、前記第1,第2の信号経路を介して伝送された補正データを受信することを特徴とする請求項27に記載の半導体集積回路装置を用いたシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体集積回路装置及び半導体集積回路装置を用いたシステムに 関し、特に差動ペア信号を伝達する高速入出力回路に適用されるものである。

[0002]

【従来の技術】

近年、半導体集積回路装置にあっては、入出力回路(I/O回路と略称する)の高速化が進み、GHz帯の入出力信号を取り扱う必要がある。このような高い周波数の信号をI/O回路で取り扱う場合には、入出力用に雑音に強い差動ペア信号を用いる、LSIとパッケージ間の接続に配線長の短縮と均一化ができるバンプ接続を使用する、等の技術が採用されている。

[0003]

図17は、このような従来の半導体集積回路装置について説明するためのもので、差動ペア信号を伝送する出力回路(差動出力ドライバ回路)を抽出して示している。差動出力ドライバ回路11は、差動入力MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)12,13、負荷素子14,15及び定電流源16を含んで構成されている。上記差動入力MOSFET12,13のゲートには、前段の回路17から差動ペア信号が供給される。上記差動入力MOSFET12,13のドレインと電源 V_{DD} 間にはそれぞれ、負荷素子14,15が接続される。また、上記差動入力MOSFET12,13のソースは共通接続され、このソース共通接続点と接地点 V_{SS} 間に定電流源16が接続されている。

[0004]

上記MOSFET13のドレインと負荷素子15との接続点には、グローバル層配線18の一端が接続され、このグローバル層配線18の他端はバンプ20に接続されている。また、上記MOSFET12のドレインと負荷素子14との接続点には、グローバル層配線19の一端が接続され、このグローバル層配線19の他端はバンプ21に接続される。これらバンプ20,21は、ICまたはLSIの出力端子として働くもので、チップの表面に設けられている。そして、上記

バンプ20,21には、パッケージ内(ボンディングワイヤやリードフレーム、 TABテープ等)や当該半導体集積回路装置が実装される配線基板上に設けられ た伝送線路22,23の一端が接続される。

[0005]

í

なお、システムLSIでは、上述したような差動出力ドライバ回路11が各々のI/〇部に多数設けられている。また、上記伝送線路22,23は、受信側でこれらの伝送線路22,23の特性インピーダンスと同じ抵抗により終端されるが、図17では省略している。

[0006]

このような差動出力ドライバ回路11が理想的に動作していれば、外来ノイズに対して強くなる。しかし、チップ中に多数のI/〇回路を設けるため、次のような問題が発生する。

[0007]

(a) 差動ペア信号の信号線長が等しくないと、伝送線路22,23端における伝播遅延時間のずれ(スキュー)が発生する。

[0008]

(b)上記スキューの発生により、同相電流が伝送線路22,23間に生じ(理想的には発生しないが)、周囲のパターンなどに結合して放射されるノイズ(コモンモードノイズ)が発生する。

[0009]

上記(a), (b)の問題点を引き起こす線路長の不揃いが起きる具体的な個所としては、次の項目が考えられる。

[0010]

(1) パッケージ内(ボンディングワイヤやリードフレーム、TABテープ) や配線基板上に設けられた伝送線路22,23の配線長の不揃い。

[0011]

(2)負荷素子14,15とバンプ20,21間を各々接続するグローバル層 配線18,19の配線長の不揃い。

[0012]

従来、(1)の項目に関しては、一方の配線を配線基板上でU字状に曲げ、配線長を等長になるように調整して対処することが多い。しかしながら、差動ペア信号の周波数がGHz帯になると、上述したU字状の配線から電磁波が放射される等の問題が生じる可能性がある。また、I/O数の増大に従い、多数のU字状の配線を配線基板上に設ける必要性があり、伝送線路のレイアウト面積が増大してしまう。

[0013]

一方、(2)の項目に関しては、同様にLSI上で配線長を調整することになるが、I/〇の全てに渡り差動ペア配線長をLSI上で調節すると、スペースが無駄になる。また、接地端子となるバンプと、信号入出力用のバンプ20,21との位置関係によっては、接地点からのリターン電流に経路差が生じ、グローバル層配線18,19の線路長差以上のスキューが生じる恐れがある。このため、GHz帯の周波数ではグローバル層配線18,19の配線長の不揃いによって、スキューやコモンモードノイズの発生源となり得る。

[0014]

前述したように、スキューやコモンモードノイズを減少させるためには、差動ペア配線の線路長をできるだけ等しく保つことが必要である。しかしながら、現実には、パッケージや配線基板の製造公差に起因するばらつきが存在するために、差動ペア配線の線路長差をなくすことはできない。

[0015]

特に、差動ペア信号がGHz帯の周波数においては、上述したようなばらつきが伝送特性へ与える影響が非常に大きくなる。このため、大量生産を行う場合には、製造ばらつきに対するマージンをチェックする機能を有するシステムも望まれている。

[0016]

なお、例えば特許文献1には、差動増幅器と抵抗を用いたスキュー補正回路が 開示されているが、回路規模が大きいため、各々のI/Oに設けるとチップに対 する占有面積が大幅に増大する。このため、GHz帯の高い周波数の信号を取り 扱う半導体集積回路装置に適用するのは、現実的とは言えない。 [0017]

【特許文献1】

特許第3144199号

[0018]

【発明が解決しようとする課題】

上記のように従来の半導体集積回路装置は、差動ペア配線の線路長差により、 スキューやコモンモードノイズが発生するという問題があった。

[0019]

また、大量生産を行う場合に、製造ばらつきに対するマージンをチェックできる半導体集積回路装置を用いたシステムが望まれている。

[0020]

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、差動ペア配線の線路長差によるスキューやコモンモードノイズの発生を抑制できる半導体集積回路装置を提供することにある。

[0021]

また、製造ばらつきによるスキューやコモンモードノイズに対するマージンを 検査できる半導体集積回路装置を用いたシステムを提供することにある。

[0022]

【課題を解決するための手段】

この発明の一態様によると、集積回路が形成されたチップと、前記集積回路で生成された差動ペア信号を外部へ出力する差動出力ドライバ回路と、前記差動出力ドライバ回路から出力される差動ペア信号が伝送される第1,第2の信号線路と、前記チップ中に、前記第1,第2の信号線路の少なくとも一方に接続して設けられ、前記第1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように遅延する能動素子を有し、前記第1,第2の信号線路の線路長差による信号遅延時間を補償するように構成された遅延部とを具備する半導体集積回路装置が提供される。

[0023]

また、この発明の一態様によると、集積回路が形成されたチップと、前記集積

回路で生成された差動ペア信号を外部へ出力する差動出力ドライバ回路と、前記差動出力ドライバ回路から出力される差動ペア信号が伝送される第1,第2の信号線路と、前記チップ中に、前記集積回路から前記差動出力ドライバ回路へ前記差動ペア信号を伝送する第3,第4の信号線路の少なくとも一方に接続して設けられ、前記第1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように前記差動ペア信号の少なくとも一方を遅延する能動素子を有し、前記第1,第2の信号線路の線路長差による信号遅延時間を補償するように構成された遅延部とを具備する半導体集積回路装置が提供される。

[0024]

更に、この発明の一態様によると、チップ内で生成された差動ペア信号を第1 第2の信号線路を介して外部に出力する差動出力ドライバ回路を備える半導体 集積回路装置と、前記半導体集積回路装置から前記第1,第2の信号線路を介し て出力された差動ペア信号を受信する第1の受信部と、前記第1の受信部で受信 した差動ペア信号の信号処理を行って前記差動ペア信号のアンバランスを補正す るための補正データを生成する信号処理部と、前記信号処理部で生成した補正データを前記半導体集積回路装置に送信する送信部と、前記半導体集積回路装置中 に設けられ、前記送信部から送信された補正データを受信する第2の受信部と、 前記第2の受信部で受信した補正データに基づいて遅延時間が変化し、前記第1 ,第2の信号線路を伝送される信号の遅延が実質的に同じになるように遅延する 能動素子を有し、前記第1,第2の信号線路の線路長差による信号遅延時間を補 償するように構成された遅延部とを具備する半導体集積回路装置を用いたシステムが提供される。

[0025]

上記のような構成の半導体集積回路装置によれば、第1,第2の信号線路の少なくとも一方に遅延部を設け、上記第1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように遅延し、上記第1,第2の信号線路の線路長差による信号遅延時間を補償するので、差動ペア配線の線路長差を実質的になくして、スキューやコモンモードノイズの発生を抑制できる。

[0026]

また、集積回路から差動出力ドライバ回路へ差動ペア信号を伝送する第3,第4の信号線路の少なくとも一方に遅延部を設け、第1,第2の信号線路を伝送される信号の遅延が実質的に同じになるように差動ペア信号の少なくとも一方を遅延する能動素子を有し、第1,第2の信号線路の線路長差による信号遅延時間を補償するように構成したので、差動ペア配線の線路長差を実質的になくしてスキューやコモンモードノイズの発生を抑制できる。

[0027]

更に、上記のような構成のシステムでは、第1の受信部で半導体集積回路装置から出力される差動ペア信号をモニタし、信号処理部で最も良好な差動ペア信号の信号波形を示す遅延量を求め、その結果得られた補正データを送信部から半導体集積回路装置に入力する。そして、第2の受信部で補正データを受信して遅延部による遅延量を最適化する。これによって、製造ばらつきに対するマージンをチェックし、半導体集積回路装置から出力される差動ペア信号の波形を最適化できる。また、検査結果に基づいて差動ペア配線の線路長差によるスキューやコモンモードノイズの発生をより効果的に低減することができる。

[0028]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

[第1の実施の形態]

図1は、この発明の第1の実施の形態に係る半導体集積回路装置について説明するためのもので、差動ペア信号を伝送する出力回路(差動出力ドライバ回路)を抽出して示している。図17に示した回路と同様に、差動出力ドライバ回路31は、差動入力MOSFET32,33のゲートには、前段の回路(集積回路)37から差動ペア信号が供給される。上記差動入力MOSFET32,33のゲートには、前段の回路(集積回路)37から差動ペア信号が供給される。上記差動入力MOSFET32,33のドレインと電源VDD間にはそれぞれ、負荷素子34,35が接続される。また、上記差動入力MOSFET32,13のソースは共通接続され、このソース共通接続点と接地点VSS間に定電流源36が接続されている。

[0029]

上記MOSFET33のドレインと負荷素子35との接続点には、遅延素子(DELAY)44を介在してグローバル層配線38の一端が接続され、このグローバル層配線38の他端はバンプ40に接続されている。また、上記MOSFET32のドレインと負荷素子34との接続点には、グローバル層配線39の一端が接続され、このグローバル層配線39の他端はバンプ41に接続される。

[0030]

上記バンプ40,41は、ICまたはLSIの出力端子として働くもので、チップの表面に設けられている。そして、上記バンプ40,41には、パッケージ内(ボンディングワイヤやリードフレーム、TABテープ等)や当該半導体集積回路装置が実装される配線基板上に設けられた伝送線路42,43の一端が接続される。

[0031]

上記遅延素子44は、差動ペア配線の線路長差による信号遅延時間を実質的に同じになるように調整するものである。例えば、グローバル層配線38、バンプ40及び伝送線路42からなる信号線路(破線の矢印SAで示す)が、グローバル層配線39、バンプ41及び伝送線路43からなる信号線路(破線の矢印SBで示す)よりΔLだけ短いとき、遅延素子44によって信号線路SA側の信号を遅延し、両信号線路SA,SBによる信号の遅延が実質的に同じになるようにするものである。この遅延素子44による信号の遅延量は、固定にしても良いし、可変にしても良い。

[0032]

なお、システムLSI上では、上述した差動出力ドライバ回路31が各々のI /O部に多数設けられている。また、上記伝送線路42,43は、受信側でこれ らの伝送線路42,43の特性インピーダンスと同じ抵抗により終端されるが、 図1では省略している。

[0033]

上記のような構成によれば、遅延素子44によって差動ペア配線の線路長差に よる信号遅延時間を補償できるので、スキューやコモンモードノイズの発生を低 減できる。

[0034]

(実施例1)

図2は、上述した第1の実施の形態に係る半導体集積回路装置における遅延素子44の具体的な実現例を示している。図2において、上記図1と同一構成部には同じ符号を付してその詳細な説明は省略する。

[0035]

この例では、図1に示した遅延素子44として、能動素子のゲート容量により 形成したキャパシタンス素子44Aを設けている。

[0036]

例えばMOSキャパシタは、非常に薄い酸化膜がキャパシタの誘電体となるため、十分小さいパターン占有面積で差動ペア配線(信号線路SA, SB)の線路長差(遅延時間差)を補償できる。また、MOSキャパシタは、差動入力MOSFET32,33を形成する工程で同時に形成できるため、遅延素子44を形成するために新たな製造工程を追加する必要もない。

[0037]

このような構成によれば、キャパシタンス素子44Aによって差動ペア配線の 線路長差による信号遅延時間を補償できるので、スキューやコモンモードノイズ の発生を低減できる。

[0038]

(実施例2)

図3は、上述した第1の実施の形態に係る半導体集積回路装置における遅延素 子44の他の具体的な実現例を示している。図3において、上記図1と同一構成 部には同じ符号を付してその詳細な説明は省略する。

[0039]

この例では、図1に示した遅延素子44として、制御回路45Aと能動素子のゲート容量により形成した複数個(n個)のキャパシタンス素子44A-1,… ,44A-nを設けている。上記制御回路45Aは、キャパシタンス素子44A-1,…,44A-nの一方の電極とグローバル層配線38の一端との間に設け られている。この制御回路45Aで、各キャパシタンス素子44A-1, …, 44A-nの一方の電極へ与える電位を制御することにより、各キャパシタンス素子の空乏層の厚さを選択的に変化させ、上記グローバル層配線38の一端に接続する容量を可変し、信号遅延量を自由に設定できる。

[0040]

上記のような構成によれば、前述した実施例1の効果に加えて、制御回路45 Aを使用して信号の遅延量を細かく制御できる。

[0041]

よって、差動ペア配線の線路長差による信号遅延時間をより正確に補償できる ので、スキューやコモンモードノイズの発生を更に低減できる。

[0042]

なお、n個のキャパシタンス素子44A-1, …, 44A-nの容量比を、1 : 2:4:…:2ⁿに設定し、2のn乗のステップで遅延量を可変できるようにすれば、これらキャパシタンス素子44A-1, …, 44A-nの選択により、大容量から小容量まで広範囲に細かいステップで遅延量を設定し、より正確に制御できる。

[0043]

(実施例3)

図4は、上述した第1の実施の形態に係る半導体集積回路装置における遅延素 子44の更に他の具体的な実現例を示している。図4において、上記図1と同一 構成部には同じ符号を付してその詳細な説明は省略する。

[0044]

本例では、各キャパシタンス素子44A-1, …, 44A-nの一方の電極(ゲート電極)とグローバル層配線38の一端との間に、それぞれスイッチング素子(MOSFET)46-1, …, 46-nの電流通路を接続している。そして、制御回路45Bにより、これらMOSFET46-1, …, 46-nのゲートに選択的にハイレベル("H"レベル)あるいはロウレベル("L"レベル)の電位を与えてオン/オフ制御する。

[0045]

これによって、どのゲート容量(キャパシタンス素子44A-1, …, 44A-1) をグローバル層配線 38 に接続するかを選択可能であり、信号の遅延量を自由に制御できる。

[0046]

なお、n個のキャパシタンス素子44A-1, …, 44A-nの容量比を、1:2:4:…:2ⁿに設定し、2のn乗のステップで遅延量を可変できるようにすれば、これらキャパシタンス素子44A-1, …, 44A-nの選択により、大容量から小容量まで広範囲に細かいステップで遅延量を設定し、より正確に制御できる。

[0047]

従って、差動ペア配線の線路長差による信号遅延時間を更に正確に補償できる ので、スキューやコモンモードノイズの発生をより低減できる。

[0048]

(実施例4)

図5は、上述した第1の実施の形態に係る半導体集積回路装置における遅延素 子44の別の具体的な実現例を示している。図5において、上記図1と同一構成 部には同じ符号を付してその詳細な説明は省略する。

[0049]

本例では、各キャパシタンス素子44A-1, …, 44A-nの一方の電極 (ゲート電極) をグローバル層配線38の一端に接続し、これらキャパシタンス素子44A-1, …, 44A-nの他方の電極 (ゲート電極の対向電極を形成する層) に制御回路45 Cから選択的に"H"レベルあるいは"L"レベルの電位を印加するようにしている。

[0050]

これによって、グローバル層配線 380 一端に接続されるキャパシタンス素子 44A-1, …, 44A-n の容量を選択可能であり、信号遅延量を自由に制御 できる。

[0051]

本実施例4において、実施例2,3と同様に、n個のキャパシタンス素子の容

量比を、1:2:4:…:2ⁿに設定し、2のn乗のステップで遅延量を可変できるようにすれば、これらキャパシタンス素子44A-1,…,44A-nの選択により、大容量から小容量まで広範囲に細かいステップで遅延量を設定し、より正確に制御できる。

[0052]

従って、差動ペア配線の線路長差による信号遅延時間を更に正確に補償できる ので、スキューやコモンモードノイズの発生をより低減できる。

[0053]

なお、前述した第1の実施の形態と実施例1乃至4では、一対のグローバル層 配線38,39のうち線路長の短い方のみに遅延素子44を設けたが、両方に設 けて差動ペア配線の線路長差による信号遅延時間を実質的に同じになるように調 整しても良いのは勿論である。

[0054]

また、異なる構造の複数の遅延素子を組み合わせ、一対のグローバル層配線3 8,39の少なくとも一方に設けても良い。

[0055]

[第2の実施の形態]

図6は、この発明の第2の実施の形態に係る半導体集積回路装置について説明するためのもので、差動ペア信号を伝送する出力回路(差動出力ドライバ回路)を抽出して示している。図1に示した回路と同様に、差動出力ドライバ回路31は、差動入力MOSFET32,33、負荷素子34,35及び定電流源36を含んで構成されている。上記差動入力MOSFET33のゲートには、前段の回路(集積回路)37から遅延素子(DELAY)44を介して差動ペア信号の一方が供給される。上記差動入力MOSFET32のゲートには、前段の回路37から差動ペア信号の他方が供給される。

[0056]

上記差動入力MOSFET32, $33のドレインと電源<math>V_{DD}$ 間にはそれぞれ、抵抗等の負荷素子34, 35が接続される。上記差動入力MOSFET32, $13のソースは共通接続され、このソース共通接続点と接地点<math>V_{SS}$ 間に定電流

源36が接続されている。

[0057]

上記MOSFET33のドレインと負荷素子35との接続点には、グローバル 層配線38の一端が接続され、このグローバル層配線38の他端はバンプ40に 接続されている。また、上記MOSFET32のドレインと負荷素子34との接 続点には、グローバル層配線39の一端が接続され、このグローバル層配線39 の他端はバンプ41に接続される。

[0058]

上記バンプ40,41は、ICまたはLSIの出力端子として働くもので、チップの表面に設けられている。そして、上記バンプ40,41には、パッケージ内や当該半導体集積回路装置が実装される配線基板上に設けられた伝送線路42,43の一端が接続される。

[0059]

上記遅延素子44は、差動ペア配線の線路長差による信号遅延時間を実質的に同じになるように調整するものである。例えば、グローバル層配線38、バンプ40及び伝送線路42からなる信号線路(破線の矢印SAで示す)が、グローバル層配線39、バンプ41及び伝送線路43からなる信号線路(破線の矢印SBで示す)よりΔLだけ短いとき、前段の回路37から信号線路(破線の矢印SCで示す)を介してMOSFET33のゲートに供給される差動ペア信号の一方を遅延素子44によって遅延する。これにより、信号線路SCに対応する信号線路SAの信号を遅延し、両信号線路SA,SBによる信号の遅延が実質的に同じになるようにする。この遅延素子44による信号の遅延量は、固定にしても良いし、可変にしても良い。

[0060]

なお、システムLSI上では、上述した差動出力ドライバ回路31が各々のI /O部に多数設けられている。また、上記伝送線路42,43は、受信側でこれ らの伝送線路42,43の特性インピーダンスと同じ抵抗により終端されるが、 図6では省略している。

[0061]

更に、ここでは、差動出力ドライバ回路31の直前の信号線路SCに遅延素子44を挿入した場合を例に取って説明したが、遅延素子44は前段の回路37中の任意の差動ペア信号が伝送される信号線路に設けても良い。

[0062]

上記のような構成によれば、差動入力MOSFET32,33のゲートに入力される差動ペア信号の一方を遅延素子44によって遅延することにより、差動ペア配線SA,SBの線路長差による信号遅延時間を補償できるので、スキューやコモンモードノイズの発生を低減できる。

[0063]

図7(a),(b)はそれぞれ、差動出力ドライバ回路31の前段に遅延素子44を挿入した場合のシミュレーション結果を示している。差動ペア信号の周波数は4.0GHz、差動ペア信号の信号線路SA,SBの電気長(配線長)は各々298mmと302mm、入出力を50Ωで終端した状態である。図7(a)はコモンモードノイズのシミュレーション結果であり、差動ペア信号のコモンモード成分(差動ペア信号の加算波形)のピークトゥーピーク(peak to peak)値、図7(b)はディファレンシャルモードのシミュレーション結果であり、差動ペア信号の波形の最大値を示している。また、図7(c)は、差動ペア信号の波形の遷移を示している。図7(a)におけるコモンモードのピークトゥーピーク値△Vは、差動ペア信号の信号線路SA,SBを伝播される信号が各々"・・・010・・・"、"・・・101・・"の場合、図7(c)に示すように、差動ペア信号の遷移時の交点N1,N2におけるコモンモード成分の差の絶対値を示している。このピークトゥーピーク値△Vは、信号線路SA,SB間の電気長の違いによって増加する。

[0064]

図7 (a), (b)において、(A)はこの発明の第2の実施の形態(容量が60pseco の遅延素子44を設けた場合)、(B)は遅延素子を設けない従来例、(C)は差動ペア信号の信号線路SA,SBの電気長を共に300mmに揃えた場合である。図7 (b)から分かるように、上記(A)の場合、(B),(C)と比較して信号成分が2.4%低下している。しかし、図7 (a)に示すよ

うに、(A)のコモンモード成分は、(B)と比較して15%少なくなっており、理想状態の(C)の値に近づき、コモンモードノイズの低減を実現していることがわかる。

[0065]

(実施例5)

図8は、上述した第2の実施の形態に係る半導体集積回路装置における遅延素子44の具体的な実現例を示している。図8において、上記図6と同一構成部には同じ符号を付してその詳細な説明は省略する。

[0066]

この例では、図6に示した遅延素子44として、能動素子のゲート容量により 形成したキャパシタンス素子44Aを設けている。

[0067]

例えばMOSキャパシタは、非常に薄い酸化膜がキャパシタの誘電体となるため、十分小さいパターン占有面積で差動ペア配線(信号線路SA, SB)の線路長差(遅延時間差)を補償できる。また、MOSキャパシタは、差動入力MOSFET32,33を形成する工程で同時に形成できるため、遅延素子44を形成するために新たな製造工程を追加する必要もない。

[0068]

このような構成によれば、上記MOSFET33に供給される差動ペア信号の一方の遅延を大きくし、差動ペア配線のうち短い方(ここでは信号線路SA)の信号遅延量を大きく設定できる。これによって、信号線路SA,SBの線路長差による信号遅延時間を補償して、スキューやコモンモードノイズの発生を低減できる。

[0069]

(実施例6)

図9は、上述した第2の実施の形態に係る半導体集積回路装置における遅延素子44の他の具体的な実現例を示している。図9において、上記図6と同一構成部には同じ符号を付してその詳細な説明は省略する。

[0070]

この例では、図6に示した遅延素子44として、制御回路45Aと能動素子のゲート容量により形成した複数個(n個)のキャパシタンス素子44A-1, …, 44A-nを設けている。上記制御回路45Aは、キャパシタンス素子44A-1, …, 44A-nの一方の電極とMOSFET33のゲートとの間に設けられている。この制御回路45Aで、各キャパシタンス素子44A-1, …, 44A-nの一方の電極へ与える電位を制御することにより、各キャパシタンス素子の空乏層の厚さを選択的に変化させ、上記MOSFET33のゲートに接続する容量を可変し、信号遅延量を自由に設定できる。

[0071]

上記のような構成によれば、前述した実施例5の効果に加えて、制御回路45 Aを使用して信号の遅延量を細かく制御できる。

[0072]

よって、差動ペア配線の線路長差による信号遅延時間をより正確に補償できるので、スキューやコモンモードノイズの発生を更に低減できる。

[0073]

なお、n個のキャパシタンス素子44A-1, …, 44A-nの容量比を、1: $2:4:\dots:2^n$ に設定し、20n乗のステップで遅延量を可変できるようにすれば、これらキャパシタンス素子44A-1, …, 44A-n0選択により、大容量から小容量まで広範囲に細かいステップで遅延量を設定し、より正確に制御できる。

[0074]

(実施例7)

図10は、上述した第2の実施の形態に係る半導体集積回路装置における遅延素子44の更に他の具体的な実現例を示している。図10において、上記図6と同一構成部には同じ符号を付してその詳細な説明は省略する。

[0075]

本例では、各キャパシタンス素子44A-1, …, 44A-nの一方の電極(ゲート電極) とグローバル層配線38の一端との間に、それぞれスイッチング素子(MOSFET) 46-1, …, 46-nの電流通路を接続している。そして

、制御回路 45 Bにより、これらMOSFET 46-1, …, 46-n のゲートに選択的にハイレベル("H"レベル)あるいはロウレベル("L"レベル)の電位を与えてオン/オフ制御する。

[0076]

これによって、どのゲート容量(キャパシタンス素子44A-1, …, 44A-n)をグローバル層配線38に接続するかを選択可能であり、信号の遅延量を自由に制御できる。

[0077]

なお、n個のキャパシタンス素子44A-1, …, 44A-nの容量比を、1:2:4:…:2ⁿに設定し、2のn乗のステップで遅延量を可変できるようにすれば、これらキャパシタンス素子44A-1, …, 44A-nの選択により、大容量から小容量まで広範囲に細かいステップで遅延量を設定し、より正確に制御できる。

[0078]

従って、差動ペア配線の線路長差による信号遅延時間を更に正確に補償できる ので、スキューやコモンモードノイズの発生をより低減できる。

[0079]

(実施例8)

図11は、上述した第2の実施の形態に係る半導体集積回路装置における遅延素子44の別の具体的な実現例を示している。図11において、上記図6と同一構成部には同じ符号を付してその詳細な説明は省略する。

[0080]

本例では、各キャパシタンス素子44A-1, …, 44A-nの一方の電極(ゲート電極)をグローバル層配線38の一端に接続し、これらキャパシタンス素子44A-1, …, 44A-nの他方の電極(ゲート電極の対向電極を形成する層)に制御回路45Cから選択的に"H"レベルあるいは"L"レベルの電位を印加するようにしている。

[0081]

これによって、グローバル層配線38の一端に接続されるキャパシタンス素子

4 4 A - 1, …, 4 4 A - n の容量を選択可能であり、信号遅延量を自由に制御できる。

[0082]

本実施例8において、実施例3と同様に、n個のキャパシタンス素子の容量比を、1:2:4:…:2 nに設定し、2のn乗のステップで遅延量を可変できるようにすれば、これらキャパシタンス素子44A-1,…,44A-nの選択により、大容量から小容量まで広範囲に細かいステップで遅延量を設定し、より正確に制御できる。

[0083]

従って、差動ペア配線の線路長差による信号遅延時間を更に正確に補償できる ので、スキューやコモンモードノイズの発生をより低減できる。

[0084]

なお、前述した第2の実施の形態と実施例5乃至8では、前段の回路37から 差動出力ドライバ回路31へ差動ペア信号を伝送する信号線路SC,SDに、上 記信号線路SA,SBを伝送される信号の遅延が実質的に同じになるように遅延 素子44を設けたが、両方に設けて差動ペア配線SA,SBの線路長差による信 号遅延時間を実質的に同じになるように調整しても良いのは勿論である。

[0085]

また、異なる構造の複数の遅延素子を組み合わせ、差動入力MOSFET32 ,33のゲートに差動ペア信号を伝送する信号線路SA,SBの少なくとも一方 に設けても良い。

[0086]

(実施例9)

図12は、上述した第2の実施の形態に係る半導体集積回路装置における遅延素子44の更に別の具体的な実現例を示している。図12において、上記図6と同一構成部には同じ符号を付してその詳細な説明は省略する。

[0087]

本実施例9では、前段の回路37から差動出力ドライバ回路31へ差動ペア信号を伝送する信号線路SC, SDにフリップフロップ回路47, 48を設け、こ

れらフリップフロップ回路47,48に制御回路45Dから異なる位相のクロック信号を与えるようにしている。

[.0 0 8 8]

上記制御回路45Dから異なる位相のクロック信号をフリップフロップ回路47,48に供給して制御することにより、差動ペア信号を異なるタイミングで同期させることができ、信号線路SA,SBを伝送される信号の遅延が実質的に同じになるように差動ペア信号間の遅延量を制御することができる。

[0089]

本実施例9の構成によれば、差動ペア信号の立ち上がり/立下り時間を劣化させることなく、遅延量を自由に制御することが可能になる。これによって、差動ペア配線(信号線路SA,SB)の線路長差による信号遅延時間を、差動ペア信号の立ち上がり/立下り時間を劣化させることなく正確に補償できるので、スキューやコモンモードノイズの発生をより低減できる。

[0090]

[第3の実施の形態]

図13は、この発明の第3の実施の形態に係る半導体集積回路装置について説明するための回路図である。半導体チップ50中には、前述した実施例9で説明した構成の複数(m個)の差動出力ドライバ回路51-1,…,51-m、及び受信側で終端抵抗を持たないI/O回路52が設けられている。

[0091]

上記チップ50は、配線基板53に実装されている。この配線基板53上の伝送線路42,43は、バンプ40,41を介して差動出力ドライバ回路51-1に接続されている。また、上記配線基板53上の伝送線路54は、バンプ55を介してI/O回路52に接続されている。

[0092]

上記I/O回路52は、Pチャネル型MOSFET61とNチャネル型MOSトランジスタ62とからなるCMOSインバータ63と、Pチャネル型MOSFET64とNチャネル型MOSトランジスタ65とからなるCMOSインバータ66とを備えている。上記CMOSインバータ63は出力用であり、その入力端

が内部回路に接続され、出力端がグローバル層配線67の一端に接続されている。上記CMOSインバータ66は入力用であり、その入力端がグローバル層配線67の一端に接続され、出力端が内部回路に接続されている。上記グローバル層配線67の他端は、バンプ55に接続され、このバンプ55には配線基板53上の伝送線路54が接続される。

[0093]

すなわち、本実施の形態では、1つのチップ50中に、差動出力ドライバ回路 が多数存在する中に、受信側で終端抵抗を持たないI/O回路52が集積されて いる状態を示している。

[0094]

受信側で終端抵抗を持たない上記 I / O回路 5 2 は、一般に低速信号用に使用される。このような I / O回路 5 2 に使用される伝送線路 5 4 が、差動出力ドライバ回路 5 1 - 1, …, 5 1 - mで使用される伝送線路 4 2, 4 3 と同じ配線基板 5 3 上に形成された場合、終端を持たない伝送線路 5 4 はコモンモードノイズと結合しやすく、伝送線路 5 4 からコモンモードノイズ成分が放射されてしまう

[0095]

しかしながら、差動出力ドライバ回路 5 1 - 1, …, 5 1 - mのスキューやコモンモードノイズを低減することにより、高速 I / O回路と低速 I / O回路とが混在した場合でも、低速 I / O回路に接続される伝送線路による電磁波の放射レベルを低減することが可能になる。

[0096]

また、各差動出力ドライバ回路 51-1, …, 51-m中の制御回路 45Dを制御してm個のドライバ回路 51-1, …, 51-m及び I / 〇回路 52間でスキューやコモンモードノイズを考慮して遅延時間を制御すれば、チップ全体を配慮した調整が可能になる。

[0097]

なお、図13では、差動出力ドライバ回路51-1, …, 51-mとして、図 12に示した構成を例に取って示したが、他のいずれの実施の形態、あるいは実 施例の回路も同様に適用できる。また、受信側で終端抵抗を持たないI/〇回路の例としてTTL系インターフェースを示したが、他のいずれの形式のI/〇回路でも構わない。

[0098]

[第4の実施の形態]

図14は、この発明の第4の実施の形態に係る半導体集積回路装置を用いたシステムについて説明するためのもので、差動ペア信号を伝送する出力回路(差動出力ドライバ回路)とその周辺回路を抽出して示している。

[0099]

本第4の実施の形態では、チップ(半導体集積回路装置)中に、受信回路68、信号選択回路69及び切替信号発生器70を設けている。上記受信回路68は、チップの外部から上記グローバル層配線38,39を伝送された補正データを受信して上記信号選択回路69に供給するものである。この受信回路68中には、制御信号を生成する信号処理回路が含まれている。上記信号選択回路69は、上記切替信号発生器70から出力される切り替え信号SWで制御され、上記受信回路68から出力される制御信号と内部回路またはチップの外部から供給される制御信号CSとを切り換えて制御回路45Eに供給する。

[0100]

また、チップの外部には、受信回路71、送信回路72及び信号処理装置73 等が設けられている。受信回路71は、半導体集積回路装置から信号線路SA, SBを介して出力された差動ペア信号を受信するものである。信号処理装置73 は、上記受信回路71で受信した差動ペア信号の信号処理を行って、差動ペア信 号のアンバランスを補正するための補正データを生成するものである。送信回路72は、信号処理装置73で生成した補正データを上記半導体集積回路装置に送 信するものである。上記送信回路72は、上記受信回路71と同一のチップ中に 搭載されている。

[0101]

上記のような構成において、半導体集積回路装置から出力される差動ペア信号 を受信回路71でモニタし、信号処理装置73で最も良好な受信信号波形を示す ように遅延量を求める。そして、信号処理装置73から得られた処理結果の補正データを、送信回路72から伝送線路42,43、パッド40,41及びグローバル層配線38,39を介して受信回路68に供給する。これによって、受信回路68中の信号処理回路で、上記制御回路45Eを制御するための制御信号が生成される。上記信号選択回路69は、切替信号発生器70の制御によって、制御回路45Eに上記信号処理回路によって生成した制御信号または制御信号CSを供給し、フリップフロップ回路47,48を制御して前段の回路37から差動入力MOSFET32,33のゲートに供給される差動ペア信号を異なるタイミングで同期させる。

[0102]

上記のような構成のシステムによれば、半導体集積回路装置から出力される差動ペア信号をモニタして遅延量を決定するので、遅延量を最適化することができる。また、半導体集積回路装置から出力される差動ペア信号の波形を最適化できる。これによって、半導体集積回路装置に接続される差動ペア配線の線路長差によるスキューやコモンモードノイズの発生をより効果的に低減することができる

[0103]

なお、本第4の実施の形態では、図12に示したフリップフロップ回路47, 48を用いる構成を例に取って説明したが、同様にして他の実施の形態や実施例 の構造に適用できるのは勿論である。

[0104]

また、送信回路72から出力される補正データを、差動ペア信号を外部へ出力するための信号線路SA,SBを用いて受信回路68に供給する場合を例に取って説明したが、他の経路を経由して受信回路68に入力するように構成しても良い。

[0105]

「第5の実施の形態]

図15は、この発明の第5の実施の形態に係る半導体集積回路装置、及び半導体集積回路装置を用いたシステムについて説明するためのもので、差動ペア信号

を伝送する出力回路(差動出力ドライバ回路)とその周辺回路を抽出して示している。本第5の実施の形態では、チップ中にテスト信号生成回路74を設け、このテスト信号生成回路74から出力される信号で制御回路45Fを制御している

[0106]

上記テスト信号生成回路 7 4 により、制御回路 4 5 Fから出力されるクロック信号の位相を変化させ、フリップフロップ回路 4 7, 4 8 による差動ペア信号の遅延量を制御する。そして、上記伝送線路 4 2, 4 3 に I C テスタを接続し、差動ペア信号の正誤を判断し、遅延量のマージンを検査する。この際、上記テスト信号生成回路 7 4 には、I C テスタからテスト信号 T S が供給されて動作が制御される。

[0107]

上記のようにテスト信号生成回路74をチップに内蔵することにより、差動ペ ア信号間のアンバランスによって発生するスキューやコモンモードノイズに対す るマージンを試験することが可能になる。

[0108]

なお、本第5の実施の形態では、図12に示したフリップフロップ回路37, 38を用いる構成を例に取って説明したが、同様にして他の実施の形態や実施例 の構造にテスト信号生成回路74を設けても良い。

[0109]

[第6の実施の形態]

図16は、この発明の第6の実施の形態に係る半導体集積回路装置、及び半導体集積回路装置を用いたシステムについて説明するためのもので、差動ペア信号を伝送する出力回路(差動出力ドライバ回路)とその周辺回路を抽出して示している。本第6の実施の形態は、第4の実施の形態の構成と第5の実施の形態の構成とを組み合わせたものである。

[0110]

図16に示す回路は、制御回路45Gが図14に示した制御回路45Eと図1 5に示した制御回路45Fの両方の機能を有する。他の構成は、図14及び図1 5に示した回路と同様である。よって、同一部分に同じ符号を付してその詳細な 説明は省略する。

[0111]

このような構成では、テスト信号を入力して半導体集積回路装置から出力される差動ペア信号を受信回路 7 1 でモニタし、モニタ結果に応じて、フリップフロップ回路 4 7, 4 8 を制御して差動ペア信号を異なるタイミングで同期させることができる。従って、上記図 1 4 及び図 1 5 に示した回路の両方の効果が得られる。

[0112]

上述したように、本発明の第1乃至第6実施の形態に係る半導体集積回路装置によれば、差動ペア配線の線路長差によるスキューやコモンモードノイズの発生を抑制することができる。

[0113]

また、本発明の第4万至第6の実施の形態に係る半導体集積回路装置を用いた システムによれば、差動ペア信号の波形を最適化できる。

[0114]

更に、本発明の第5及び第6の実施の形態に係る半導体集積回路装置を用いた システムによれば、製造ばらつきによる差動ペア信号のアンバランスによるスキ ューやコモンモードノイズ対するマージンを検査できる。

[0115]

以上第1万至第6の実施の形態と実施例1万至9を用いてこの発明の説明を行ったが、この発明は上記各実施の形態や実施例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態や実施例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0116]

【発明の効果】

以上説明したように、この発明によれば、差動ペア配線の線路長差によるスキューやコモンモードノイズの発生を抑制できる半導体集積回路装置が得られる。

[0117]

また、製造ばらつきによるスキューやコモンモードノイズに対するマージンを 検査できる半導体集積回路装置を用いたシステムが得られる。

【図面の簡単な説明】

- 【図1】 この発明の第1の実施の形態に係る半導体集積回路装置について説明するためのもので、差動ペア信号を伝送する出力回路を抽出して示す回路図
- 【図2】 第1の実施の形態に係る半導体集積回路装置における遅延素子の 具体的な実現例(実施例1)を示す回路図。
- 【図3】 第1の実施の形態に係る半導体集積回路装置における遅延素子の他の具体的な実現例(実施例2)を示す回路図。
- 【図4】 第1の実施の形態に係る半導体集積回路装置における遅延素子の 更に他の具体的な実現例(実施例3)を示す回路図。
- 【図5】 第1の実施の形態に係る半導体集積回路装置における遅延素子44の別の具体的な実現例(実施例4)を示す回路図。
- 【図6】 この発明の第2の実施の形態に係る半導体集積回路装置について説明するためのもので、差動ペア信号を伝送する出力回路を抽出して示す回路図
- 【図7】 差動線路の前段に遅延要素を挿入した場合の効果についてシミュレーションした結果を示しており、(a)図は差動ペア信号の波形のコモンモードのピークトゥーピーク値、(b)図は差動ペア信号の波形のディファレンシャルモードの最大値、(c)図は差動ペア信号の波形の遷移をそれぞれ示す図。
- 【図8】 この発明の第2の実施の形態に係る半導体集積回路装置における 遅延素子の具体的な実現例(実施例5)を示す回路図。
 - 【図9】 この発明の第2の実施の形態に係る半導体集積回路装置における

遅延素子の更に他の具体的な実現例(実施例6)を示す回路図。

- 【図10】 この発明の第2の実施の形態に係る半導体集積回路装置における遅延素子の別の具体的な実現例(実施例7)を示す回路図。
- 【図11】 この発明の第2の実施の形態に係る半導体集積回路装置における遅延素子の更に別の具体的な実現例(実施例8)を示す回路図。
- 【図12】 この発明の第2の実施の形態に係る半導体集積回路装置における遅延素子の他の具体的な実現例(実施例9)を示す回路図。
- 【図13】 この発明の第3の実施の形態に係る半導体集積回路装置について説明するための回路図。
- 【図14】 この発明の第4の実施の形態に係る半導体集積回路装置及び半 導体集積回路装置を用いたシステムについて説明するための回路図。
- 【図15】 この発明の第5の実施の形態に係る半導体集積回路装置及び半 導体集積回路装置を用いたシステムについて説明するための回路図。
- 【図16】 この発明の第6の実施の形態に係る半導体集積回路装置及び半 導体集積回路装置を用いたシステムについて説明するための回路図。
- 【図17】 従来の半導体集積回路装置について説明するためのもので、差動ペア信号を伝送する出力回路を抽出して示す回路図。

【符号の説明】

31,51-1~51-m…差動出力ドライバ回路、32,33…差動入力MOSFET、34,35…負荷素子、36…定電流源、37…前段の回路(集積回路)、38,39…グローバル層配線、40,41,55…バンプ、42,43,54…伝送線路、44…遅延素子(遅延部)、44A,44A-1~44A-n…キャパシタンス素子、45A,45B,45C,45D,45E,45F…制御回路、46-1~46-n…スイッチング素子(MOSFET)、47,48…フリップフロップ回路(第1,第2のフリップフロップ回路)、50…半導体チップ、52…I/O回路(入出力回路)、53…配線基板、68…受信回路(第2の受信部)、69…信号選択回路、70…切替信号発生器、71…受信回路(第1の受信部)、72…送信回路(送信部)、73…信号処理装置(信号処理部)、74…テスト信号生成回路(テスト部)、SA,SB…信号線路(第


特2003-121631

1,第2の信号線路)、SC,SD…信号線路(第3,第4の信号線路)、 Δ L …線路長差、CS…制御信号、TS…テスト信号、SW…切り替え信号、 V_{DD} , V_{SS} …電源。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】





【図6】




【図7】









[図8]




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】



【書類名】

要約書

【要約】

【課題】 差動ペア配線の線路長差によるスキューやコモンモードノイズの発生 を抑制できる半導体集積回路装置を提供することを目的としている。

【選択図】 図1

出願人履歷情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝